Начало войны техпроцессов: 5 нм и 3 нм

В сентябре Apple, как всегда, выпустила новое поколение iPhone. На этот раз сердцем смартфонов iPhone 11, iPhone 11 Pro и iPhone 11 Pro Max стал новый процессор от Apple A13 Bionic, подробный обзор которого AppleInsider.ru уже выпустил. Этот процессор, как и его предшественник A12 Bionic, выполнен по 7-нанометровому техпроцессу, о чём упоминают все журналисты. Но что такое этот «техпроцесс»? Чем 7-нанометровый лучше 10-нанометрового и когда будет 5-нанометровый? Давайте разберёмся.

Производство процессоров похоже на лабораторию из фантастического фильма

Содержание

• 1 Этапы технологического процесса при производстве микросхем
• 2 Техпроцессы 1970-х — 1980-х 2.1 3 мкм
• 2.2 1,5 мкм
• 2.3 0,8 мкм
• 2.4 0,6-0,5 мкм

3 Техпроцессы после середины 1990-х

3.1 350 нм (0,35 мкм)

3.2 250 нм

3.3 180 нм

3.4 130 нм

4 Техпроцессы менее 100 нм

4.1 90 нм

4.2 65 нм

4.3 45 нм / 40 нм

4.4 32 нм / 28 нм

4.5 22 нм / 20 нм

4.6 14 нм / 16 нм FinFET

4.7 10 нм

4.8 7 нм

4.9 6 нм

4.10 5 нм

4.11 3 нм

5 См. также

6 Примечания

7 Литература

8 Ссылки

Этапы технологического процесса при производстве микросхем[ | ]

Пластина монокристаллического кремния с готовыми микросхемами
Подробнее по этой теме см. Планарная технология.

Технологический процесс производства полупроводниковых приборов и интегральных микросхем (микропроцессоров, модулей памяти и др.) включает нижеследующие операции.

• Механическую обработку полупроводниковых пластин — получают пластины полупроводника со строго заданной геометрией, нужной кристаллографической ориентацией (не хуже ±5 %) и классом чистоты поверхности. Эти пластины в дальнейшем служат заготовками в производстве приборов или подложками для нанесения эпитаксиального слоя.
• Химическую обработку (предшествующую всем термическим операциям) — удаление механически нарушенного слоя полупроводника и очистка поверхности пластины. Основные методы химической обработки: жидкостное и газовое травление, плазмохимические методы. Для получения на пластине рельефа (профилирование поверхности) в виде чередующихся выступов и впадин определённой геометрии, для вытравливания окон в маскирующих покрытиях, для проявления скрытого изображения в слое экспонированного фоторезиста, для удаления его заполимеризированных остатков, для получения контактных площадок и разводки в слое металлизации применяют химическую (электрохимическую) обработку.
• Эпитаксиальное наращивание слоя полупроводника — осаждение атомов полупроводника на подложку, в результате чего на ней образуется слой, кристаллическая структура которого подобна структуре подложки. При этом подложка часто выполняет лишь функции механического носителя.
• Получение маскирующего покрытия — для защиты слоя полупроводника от проникновения примесей на последующих операциях легирования. Чаще всего проводится путём окисления эпитаксиального слоя кремния в среде кислорода при высокой температуре.
• Фотолитография — производится для образования рельефа в диэлектрической плёнке.
• Введение электрически активных примесей в пластину для образования отдельных p- и n-областей — нужно для создания электрических переходов, изолирующих участков. Производится методом диффузии из твёрдых, жидких или газообразных источников, основными диффузантами в кремний являются фосфор и бор.

Термическая диффузия
— направленное перемещение частиц вещества в сторону убывания их концентрации: определяется градиентом концентрации. Часто применяется для введения легирующих примесей в полупроводниковые пластины (или выращенные на них эпитаксиальные слои) для получения противоположного, по сравнению с исходным материалом, типа проводимости, либо элементов с более низким электрическим сопротивлением.
Ионное легирование
(применяемое при изготовлении полупроводниковых приборов с большой плотностью переходов, солнечных батарей и СВЧ-структур) определяется начальной кинетической энергией ионов в полупроводнике и выполняется в два этапа:

1. в полупроводниковую пластину на вакуумной установке внедряют ионы
2. производится отжиг при высокой температуре

В результате восстанавливается нарушенная структура полупроводника и ионы примеси занимают узлы кристаллической решётки.

• Получение омических контактов и создание пассивных элементов на пластине — с помощью фотолитографической обработки в слое оксида, покрывающем области сформированных структур, над предварительно созданными сильно легированными областями n+- или p+-типа, которые обеспечивают низкое переходное сопротивление контакта, вскрывают окна. Затем, методом вакуумного напыления всю поверхность пластины покрывают слоем металла (металлизируют), излишек металла удаляют, оставив его только на местах контактных площадок и разводки. Полученные таким образом контакты, для улучшения адгезии материала контакта к поверхности и уменьшения переходного сопротивления, термически обрабатывают (операция вжигания). В случае напыления на материал оксида специальных сплавов получают пассивные тонкоплёночные элементы — резисторы, конденсаторы, индуктивности.
• Добавление дополнительных слоёв металла (в современных процессах — около 10 слоёв), между слоями располагают диэлектрик (англ. inter-metal dielectric, IMD) со сквозными отверстиями.
• Пассивация поверхности пластины. Перед контролем кристаллов необходимо очистить их внешнюю поверхность от различных загрязнений. Более удобной (в технологическом плане) является очистка пластин непосредственно после скрайбирования или резки диском, пока они ещё не разделены на кристаллы. Это целесообразно и потому, что крошки полупроводникового материала, образуемые при скрайбировании или надрезании пластин, потенциально являются причиной появления брака при разламывании их на кристаллы с образованием царапин при металлизации. Наиболее часто пластины очищают в деионизированной воде на установках гидромеханической (кистьевой) отмывки, а затем сушат на центрифуге, в термошкафу при температуре не более 60 °C или инфракрасным нагревом. На очищенной пластине определяются дефекты вносимые операцией скрайбирования и разламывания пластин на кристаллы, а также ранее проводимых операциях — фотолитографии, окислении, напылении, измерении (сколы и микротрещины на рабочей поверхности, царапины и другие повреждения металлизации, остатки оксида на контактных площадках, различные остаточные загрязнения в виде фоторезиста, лака, маркировочной краски и т. п.).
• Тестирование неразрезанной пластины. Обычно это испытания зондовыми головками на установках автоматической разбраковки пластин. В момент касания зондами разбраковываемых структур измеряются электрические параметры. В процессе маркируются бракованные кристаллы, которые затем отбрасываются. Линейные размеры кристаллов обычно не контролируют, так как их высокая точность обеспечивается механической и электрохимической обработкой поверхности (толщина) и последующим скрайбированием (длина и ширина).
• Разделение пластин на кристаллы — механически разделяет (разрезанием) пластину на отдельные кристаллы.
• Сборка кристалла и последующие операции монтажа кристалла в корпус и герметизация — присоединение к кристаллу выводов и последующая упаковка в корпус, с последующей его герметизацией.
• Электрические измерения и испытания — проводятся с целью отбраковки изделий, имеющих несоответствующие технической документации параметры. Иногда специально выпускаются микросхемы с «открытым» верхним пределом параметров, допускающих впоследствии работу в нештатных для остальных микросхем режимах повышенной нагрузки (см., например, Разгон компьютеров).
• Выходной контроль (англ.), завершающий технологический цикл изготовления устройства весьма важная и сложная задача (так, для проверки всех комбинаций схемы, состоящей из 20 элементов с 75 (совокупно) входами, при использовании устройства, работающего по принципу функционального контроля со скоростью 104 проверок в секунду, потребуется 1019 лет!)
• Маркировка, нанесение защитного покрытия, упаковка — завершающие операции перед отгрузкой готового изделия конечному потребителю.

Для выполнения требований электронной производственной гигиены строят особо чистые помещения («чистые комнаты»), в которых люди могут находиться только в специальной одежде
Технологии производства полупроводниковой продукции с субмикронными размерами элементов основана на чрезвычайно широком круге сложных физико-химических процессов: получение тонких плёнок термическим и ионно-плазменным распылением в вакууме, механическая обработка пластин производится по 14-му классу чистоты с отклонением от плоскостности не более 1 мкм, широко применяется ультразвук и лазерное излучение, используются отжиг в кислороде и водороде, рабочие температуры при плавлении металлов достигают более 1500 °C, при этом диффузионные печи поддерживают температуру с точностью 0,5 °C, широко применяются опасные химические элементы и соединения (например, белый фосфор).

Всё это обусловливает особые требования к производственной гигиене, так называемую «электронную гигиену», ведь в рабочей зоне обработки полупроводниковых пластин или на операциях сборки кристалла не должно быть более пяти пылинок размером 0,5 мкм в 1 л воздуха. Поэтому в чистых комнатах на фабриках по производству подобных изделий все работники обязаны носить специальные комбинезоны.[1]. В рекламных материалах Intel спецодежда работников получила название bunny suit («костюм кролика») [2][3].

Самые актуальные модели

Шведский бренд H&M предлагает наполнить летний гардероб незаменимыми в новом сезоне вещами:

• платьями и сарафанами из невесомой легкой ткани; • топами, блузамии платьями с открытыми плечами; • брюками свободного кроя; • юбками с рюшамии воланами; • костюмами из шелковистых и гладких тканей.

Вновь на пике популярности крупные массивные украшения, и плетеные аксессуары и обувь, исполненные в спокойных нейтральных тонах.

Техпроцессы 1970-х — 1980-х[ | ]

Ранние техпроцессы, до стандартизации NTRS (National Technology Roadmap for Semiconductors) и ITRS, обозначались «xx мкм» (xx микрон), где xx сперва обозначало техническое разрешение литографического оборудования, затем стало обозначать длину затвора транзистора, полушаг линий металла (half pitch) и ширину линий металла. В 1970-х существовало несколько техпроцессов, в частности 10, 8, 6, 4, 3, 2 мкм; в среднем, каждые три года происходило уменьшение шага с коэффициентом 0,7[4]

Прогресс миниатюризации и сравнение размеров техпроцесса с некоторыми микроскопическими объектами и длиной волны видимого света.

3 мкм[ | ]

3 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в 1975 году Zilog (Z80) и в 1979 году Intel (Intel 8086). Соответствует линейному разрешению литографического оборудования, примерно равному 3 мкм.

1,5 мкм[ | ]

1,5 мкм — техпроцесс, соответствующий уровню технологии, достигнутому Intel в 1982 году. Соответствует линейному разрешению литографического оборудования, примерно равному 1,5 мкм.

• Intel 80286

0,8 мкм[ | ]

0,8 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в конце 1980-х — начале 1990-х годов компаниями Intel и IBM.

• Intel 80486 (1989 год)
• MicroSPARC I (1992 год)
• Первые Intel P5 Pentium на частотах 60 и 66 МГц (1993 год)

0,6-0,5 мкм[ | ]

Техпроцесс, достигнутый производственными мощностями компаниями Intel и IBM в 1994—1995 годах.

• 80486DX4 CPU (1994 год)
• IBM/Motorola PowerPC 601, первый чип архитектуры PowerPC
• Intel Pentium на частотах 75, 90 и 100 МГц
• МЦСТ-R100 (1998 г., 0,5 мкм, 50 МГц)

Техпроцессы после середины 1990-х[ | ]

Обозначения для техпроцессов, внедренных, начиная с середины 1990-х годов, были стандартизованы NTRS и ITRS и стали называться «Technology Node» или «Cycle». Реальные размеры затворов транзисторов логических схем стали несколько меньше, чем обозначено в названии техпроцессов 350 нм — 45 нм, благодаря внедрению технологий resist-pattern-thinning

и
resist ashing
. С этих пор коммерческие названия техпроцессов перестали соответствовать длине затвора.[4][5]

С переходом на следующий техпроцесс ITRS площадь, занимаемая стандартной ячейкой 1 бита памяти SRAM, в среднем уменьшалась вдвое. В период с 1995 по 2008 года такое удвоение плотности транзисторов происходило в среднем каждые 2 года[4].

350 нм (0,35 мкм)[ | ]

350 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1997 году ведущими компаниями-производителями микросхем, такими как Intel, IBM, и TSMC. Соответствует линейному разрешению литографического оборудования, примерно равному 0,35 мкм.

• Intel Pentium MMX (P55)
• Intel Pentium Pro
• Pentium II (Klamath)
• МЦСТ-R150 (2001 г., 150 МГц)

250 нм[ | ]

250 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1998 году ведущими компаниями-производителями микросхем. Соответствует линейному разрешению литографического оборудования, примерно равному 0,25 мкм.

Используется до 6 слоёв металла, минимальное количество литографических масок 22.[источник не указан 1915 дней

]

• Pentium II (Deschutes)
• Pentium III (Katmai)

180 нм[ | ]

180 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1999 году ведущими компаниями-производителями микросхем. Соответствует удвоению плотности размещения по отношению к предыдущему техпроцессу 0,25 мкм.

Содержит до 6-7 слоёв металла. Минимальное количество литографических масок около 22.[источник не указан 1915 дней

]

• AMD Athlon XP (Palomino)
• Intel Pentium III (Coppermine)

130 нм[ | ]

130 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 2001 году ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[6], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 0,18 мкм.

• Intel Pentium III Tualatin — июнь 2001
• Intel Celeron Tualatin-256 — октябрь 2001
• Intel Pentium M Banias — март 2003
• Intel Pentium 4 Northwood — январь 2002
• Intel Celeron Northwood-128 — сентябрь 2002
• Intel Xeon Prestonia и Gallatin — февраль 2002
• AMD Athlon XP Thoroughbred, Thorton и Barton
• AMD Athlon MP Thoroughbred — август 2002
• AMD Athlon XP-M Thoroughbred, Barton и Dublin
• AMD Duron Applebred — август 2003
• AMD K7 Sempron Thoroughbred-B, Thorton и Barton — июль 2004
• AMD K8 Sempron Paris — июль 2004
• AMD Athlon 64 Clawhammer и Newcastle — сентябрь 2003
• AMD Opteron Sledgehammer — июнь 2003
• МЦСТ Эльбрус 2000 (1891BM4Я) — июль 2008
• МЦСТ-R500S (1891ВМ3) — 2008, 500 МГц

Примечания

1. В качестве средств индивидуальной защиты применяют спецодежду, изготовленную из металлизированной ткани (комбинезоны, халаты, передники, куртки с капюшонами и вмонтированными в них защитными очками)
   —
   Городилин В. М., Городилин В. В.
   § 21. Излучения, их действия на окружающую среду и меры борьбы за экологию. // Регулировка радиоаппаратуры. — Издание четвёртое, исправленное и дополненное. — М.: Высшая школа, 1992. — С. 79. — ISBN 5-06-000881-9.

2. Миниатюрность и чистота (неопр.)
   (недоступная ссылка). Дата обращения 17 ноября 2010. Архивировано 5 августа 2013 года.
3. Intel Museum — From Sand to Circuits
4. ↑ 123H. Iwai.
   Roadmap for 22 nm and beyond (англ.) // Microelectronic Engineering. — Elsevier, 2009. — Vol. 86, iss. 7—9. — P. 1520—1528. — doi:10.1016/j.mee.2009.03.129. Архивировано 23 сентября 2015 года.; slides
5. What does ’45-nm’ mean, anyway? // EDN, October 22, 2007 «The result was that by about 350 nm (actually called 0.35 micron in those days), the «350 nm» had become simply the name of the process rather than a measure of any physical dimension. «
6. ↑ 12345
   Semiconductor Design Technology and System Drivers Roadmap: Process and Status — Part 3 Архивная копия от 2 апреля 2020 на Wayback Machine, 2013: «
   ITRS MPU driver model ..scaled the number of logic transistors .. by 2× per technology node. Since dimensions shrink by 0,7× per node, and nominal layout density therefore doubles, this simple scaling model allows die size to remain constant across technology nodes.
   »
7. Scotten Jones
   . Who Will Lead at 10nm?, SemiWiki (29 сентября 2014). Дата обращения 27 октября 2020.
8. PRESS KIT — First 45nm Chips: Eco-Friendly. Faster. ‘Cooler’.
9. Intel Demonstrates High-k + Metal Gate Transistor Breakthrough on 45 nm Microprocessors
10. Intel 32nm Logic Technology (англ.)
11. процессоры Intel по 32-нм технологии (неопр.)
    (недоступная ссылка). Дата обращения 6 июня 2010. Архивировано 30 марта 2010 года.
12. New Details on Intel’s Upcoming 32nm Logic Technology (англ.)
13. White Paper Introduction to Intel’s 32nm Process Technology (англ.)
14. High Performance 32nm Logic Technology Featuring 2nd Generation High-k + Metal Gate Transistors
15. TSMC преодолела сложности 40-нанометровой технологии и в этом году начнет выпуск по нормам 28 нм (неопр.)
    (недоступная ссылка). Дата обращения 19 июня 2020. Архивировано 6 октября 2020 года.
16. AMD исправляет минусы Bulldozer в архитектуре Steamroller
17. Новая архитектура AMD «Steamroller» в 2014? // 3.01.2013
18. МЦСТ
    . Новый 8-ядерный микропроцессор Эльбрус-8С.
19. Восьмиядерный микропроцессор с архитектурой Эльбрус (неопр.)
    (недоступная ссылка). Архивировано 25 июня 2014 года.
20. Корпорация Altera установила новый отраслевой рекорд — Программируемая вентильная матрица (FPGA) Stratix V (неопр.)
    (недоступная ссылка). Дата обращения 29 мая 2011. Архивировано 5 марта 2020 года.
21. Новости с прошедшего с 22 по 24 сентября в Сан-Франциско Форума Intel для разработчиков (Intel Developer Forum, IDF) (недоступная ссылка)
22. The Rosetta Stone of Lithography, 2013-11-20, по материалам Lars Leibmann, The Escalating Design Impact of Resolution-Challenged Lithography. ICCAD 2013
23. IBM, AMD и Toshiba продемонстрировали первую 22-нм ячейку памяти SRAM (недоступная ссылка)
24. IBM и AMD продемонстрируют 22 нм ячейку памяти (неопр.)
    (недоступная ссылка). Дата обращения 7 июня 2010. Архивировано 5 марта 2020 года.
25. Intel Developer Forum 22nm News Facts
26. [1] // digitimes.com
27. Samsung будет выпускать процессоры для Apple по нормам 14 нм. Архивировано 5 июля 2020 года. // iXBT.com
28. TSMC начнёт 16 нм производство в 1 квартале 2020 года // nvworld.ru
29. V. Singh. EUV: The Computational Landscape EUVL Workshop, 2014 «ILT+SMO are used to sharpen the image of critical masks for 14nm and 10nm nodes»
30. Intel начинает продажи 14-нм процессоров Celeron N3000, N3050, N3150 и Pentium N3700 (Braswell) // itc.ua, 1.04.2015
31. «Российские технологии «Эльбрус» для персональных компьютеров, серверов и суперкомпьютеров» (неопр.)
    .
32. UMC присоединится к IBM в разработке 10-нм техпроцесса
33. Просочившийся слайд Intel указывает на 10-нм техпроцесс в 2018 году // 3DNews
34. 10-нанометровые процессоры Intel все же появятся в этом году, но в очень ограниченном количестве // IXBT.com, окт 2017
35. В будущем году TSMC планирует начать пробный, а в 2020 году — серийный выпуск продукции по нормам 10 нм Архивная копия от 10 февраля 2020 на Wayback Machine // IXBT.com
36. [2] // eetimes.com
37. [3] // eetimes.com
38. 10-нанометровые процессоры Intel Ice Lake могут задержаться до 2020 года (тот факт, что у Intel не срослось с 10-нанометровым техпроцессом, уже давно не является секретом) // IXBT.com, 18 сентября 2018
39. Технические характеристики Snapdragon 845 | AndroidLime (рус.). androidlime.ru. Дата обращения 23 мая 2020.
40. Началось производство процессоров Apple A12 для новых iPhone (рус.), Wylsacom
    (23 мая 2018). Дата обращения 1 августа 2020.
41. Huawei запустила производство процессора Kirin 980 для Mate 20, P30 и других смартфонов (рус.), AKKet
    (8 апреля 2018). Дата обращения 1 августа 2020.
42. Snapdragon 855 запущен в массовое производство (рус.), android-1.com
    . Дата обращения 1 августа 2020.
43. AMD Ryzen 3000: всё, что вам нужно знать о ЦП нового поколения (неопр.)
    . «THG.ru» (5 февраля 2019). Дата обращения 7 марта 2020. Архивировано 7 марта 2020 года.
44. График выхода 7-нм продуктов Intel в 2022 году будет достаточно плотным // 3DNews, 11.12.2019
45. Андрей Шиллинг.
    Сравнение техпроцессов: TSMC 5 нм, Intel 10 нм и GloFo 7 нм
    (неопр.)
    . «Hardwareluxx» (18 мая 2018). Дата обращения 10 сентября 2020. Архивировано 9 марта 2020 года.
46. AMD: первые такие CPU выйдут только в следующем году // IXBT.com, ноябрь 2018
47. AMD готовится к захвату рынка ноутбуков с помощью 7-нм APU Ryzen 4000 // 3DNews, 16.03.2020
48. AMD Zen 3 CPUs Deliver New Architecture, Significant IPC Gains & More (англ.). Дата обращения 14 января 2020.
49. TSMC Unveils 6-nanometer Process (англ.). TSMC. Дата обращения 18 апреля 2020.
50. TSMC завершила разработку 5-нм техпроцесса — началось рисковое производство (рус.). 3DNews — Daily Digital Digest. Дата обращения 10 апреля 2020.
51. TSMC and OIP Ecosystem Partners Deliver Industry’s First Complete Design Infrastructure for 5nm Process Technology (англ.). TSMC. Дата обращения 18 апреля 2020.
52. Samsung ramping up to 7nm next year
53. Imec and Cadence Tape Out Industry’s First 3nm Test Chip
54. Samsung планирует начать массовое производство по 3-нм техпроцессу в 2021 году (рус.). 3DNews — Daily Digital Digest. Дата обращения 10 апреля 2020.
55. Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 (англ.). Tom’s Hardware (11 January 2019). Дата обращения 18 января 2019.

См. также[ | ]

• Полупроводниковая пластина
• Подложка
• Микротехнология
• Нанотехнология
• Международный план по развитию полупроводниковой технологии (ITRS) — набор плановых документов мировых лидеров полупроводниковой промышленности, для международного планирования производства, исследований и соответствия технологий и техпроцессов в рамках индустрии.
• Тик-так (стратегия)

• Список микроэлектронных производств
• List of semiconductor scale examples[en]

Примечания[ | ]

1. В качестве средств индивидуальной защиты применяют спецодежду, изготовленную из металлизированной ткани (комбинезоны, халаты, передники, куртки с капюшонами и вмонтированными в них защитными очками)
   —
   Городилин В. М., Городилин В. В.
   § 21. Излучения, их действия на окружающую среду и меры борьбы за экологию. // Регулировка радиоаппаратуры. — Издание четвёртое, исправленное и дополненное. — М.: Высшая школа, 1992. — С. 79. — ISBN 5-06-000881-9.

2. Миниатюрность и чистота (неопр.)
   (недоступная ссылка). Дата обращения 17 ноября 2010. Архивировано 5 августа 2013 года.
3. Intel Museum — From Sand to Circuits
4. ↑ 123H. Iwai.
   Roadmap for 22 nm and beyond (англ.) // Microelectronic Engineering. — Elsevier, 2009. — Vol. 86, iss. 7—9. — P. 1520—1528. — doi:10.1016/j.mee.2009.03.129. Архивировано 23 сентября 2015 года.; slides
5. What does ’45-nm’ mean, anyway? // EDN, October 22, 2007 «The result was that by about 350 nm (actually called 0.35 micron in those days), the «350 nm» had become simply the name of the process rather than a measure of any physical dimension. «
6. ↑ 12345
   Semiconductor Design Technology and System Drivers Roadmap: Process and Status — Part 3 Архивная копия от 2 апреля 2020 на Wayback Machine, 2013: «
   ITRS MPU driver model ..scaled the number of logic transistors .. by 2× per technology node. Since dimensions shrink by 0,7× per node, and nominal layout density therefore doubles, this simple scaling model allows die size to remain constant across technology nodes.
   »
7. Scotten Jones
   . Who Will Lead at 10nm?, SemiWiki (29 сентября 2014). Дата обращения 27 октября 2020.
8. PRESS KIT — First 45nm Chips: Eco-Friendly. Faster. ‘Cooler’.
9. Intel Demonstrates High-k + Metal Gate Transistor Breakthrough on 45 nm Microprocessors
10. Intel 32nm Logic Technology (англ.)
11. процессоры Intel по 32-нм технологии (неопр.)
    (недоступная ссылка). Дата обращения 6 июня 2010. Архивировано 30 марта 2010 года.
12. New Details on Intel’s Upcoming 32nm Logic Technology (англ.)
13. White Paper Introduction to Intel’s 32nm Process Technology (англ.)
14. High Performance 32nm Logic Technology Featuring 2nd Generation High-k + Metal Gate Transistors
15. TSMC преодолела сложности 40-нанометровой технологии и в этом году начнет выпуск по нормам 28 нм (неопр.)
    (недоступная ссылка). Дата обращения 19 июня 2020. Архивировано 6 октября 2020 года.
16. AMD исправляет минусы Bulldozer в архитектуре Steamroller
17. Новая архитектура AMD «Steamroller» в 2014? // 3.01.2013
18. МЦСТ
    . Новый 8-ядерный микропроцессор Эльбрус-8С.
19. Восьмиядерный микропроцессор с архитектурой Эльбрус (неопр.)
    (недоступная ссылка). Архивировано 25 июня 2014 года.
20. Корпорация Altera установила новый отраслевой рекорд — Программируемая вентильная матрица (FPGA) Stratix V (неопр.)
    (недоступная ссылка). Дата обращения 29 мая 2011. Архивировано 5 марта 2020 года.
21. Новости с прошедшего с 22 по 24 сентября в Сан-Франциско Форума Intel для разработчиков (Intel Developer Forum, IDF) (недоступная ссылка)
22. The Rosetta Stone of Lithography, 2013-11-20, по материалам Lars Leibmann, The Escalating Design Impact of Resolution-Challenged Lithography. ICCAD 2013
23. IBM, AMD и Toshiba продемонстрировали первую 22-нм ячейку памяти SRAM (недоступная ссылка)
24. IBM и AMD продемонстрируют 22 нм ячейку памяти (неопр.)
    (недоступная ссылка). Дата обращения 7 июня 2010. Архивировано 5 марта 2020 года.
25. Intel Developer Forum 22nm News Facts
26. [1] // digitimes.com
27. Samsung будет выпускать процессоры для Apple по нормам 14 нм. Архивировано 5 июля 2020 года. // iXBT.com
28. TSMC начнёт 16 нм производство в 1 квартале 2020 года // nvworld.ru
29. V. Singh. EUV: The Computational Landscape EUVL Workshop, 2014 «ILT+SMO are used to sharpen the image of critical masks for 14nm and 10nm nodes»
30. Intel начинает продажи 14-нм процессоров Celeron N3000, N3050, N3150 и Pentium N3700 (Braswell) // itc.ua, 1.04.2015
31. «Российские технологии «Эльбрус» для персональных компьютеров, серверов и суперкомпьютеров» (неопр.)
    .
32. UMC присоединится к IBM в разработке 10-нм техпроцесса
33. Просочившийся слайд Intel указывает на 10-нм техпроцесс в 2018 году // 3DNews
34. 10-нанометровые процессоры Intel все же появятся в этом году, но в очень ограниченном количестве // IXBT.com, окт 2017
35. В будущем году TSMC планирует начать пробный, а в 2020 году — серийный выпуск продукции по нормам 10 нм Архивная копия от 10 февраля 2020 на Wayback Machine // IXBT.com
36. [2] // eetimes.com
37. [3] // eetimes.com
38. 10-нанометровые процессоры Intel Ice Lake могут задержаться до 2020 года (тот факт, что у Intel не срослось с 10-нанометровым техпроцессом, уже давно не является секретом) // IXBT.com, 18 сентября 2018
39. Технические характеристики Snapdragon 845 | AndroidLime (рус.). androidlime.ru. Дата обращения 23 мая 2020.
40. Началось производство процессоров Apple A12 для новых iPhone (рус.), Wylsacom
    (23 мая 2018). Дата обращения 1 августа 2020.
41. Huawei запустила производство процессора Kirin 980 для Mate 20, P30 и других смартфонов (рус.), AKKet
    (8 апреля 2018). Дата обращения 1 августа 2020.
42. Snapdragon 855 запущен в массовое производство (рус.), android-1.com
    . Дата обращения 1 августа 2020.
43. AMD Ryzen 3000: всё, что вам нужно знать о ЦП нового поколения (неопр.)
    . «THG.ru» (5 февраля 2019). Дата обращения 7 марта 2020. Архивировано 7 марта 2020 года.
44. График выхода 7-нм продуктов Intel в 2022 году будет достаточно плотным // 3DNews, 11.12.2019
45. Андрей Шиллинг.
    Сравнение техпроцессов: TSMC 5 нм, Intel 10 нм и GloFo 7 нм
    (неопр.)
    . «Hardwareluxx» (18 мая 2018). Дата обращения 10 сентября 2020. Архивировано 9 марта 2020 года.
46. AMD: первые такие CPU выйдут только в следующем году // IXBT.com, ноябрь 2018
47. AMD готовится к захвату рынка ноутбуков с помощью 7-нм APU Ryzen 4000 // 3DNews, 16.03.2020
48. AMD Zen 3 CPUs Deliver New Architecture, Significant IPC Gains & More (англ.). Дата обращения 14 января 2020.
49. TSMC Unveils 6-nanometer Process (англ.). TSMC. Дата обращения 18 апреля 2020.
50. TSMC завершила разработку 5-нм техпроцесса — началось рисковое производство (рус.). 3DNews — Daily Digital Digest. Дата обращения 10 апреля 2020.
51. TSMC and OIP Ecosystem Partners Deliver Industry’s First Complete Design Infrastructure for 5nm Process Technology (англ.). TSMC. Дата обращения 18 апреля 2020.
52. Samsung ramping up to 7nm next year
53. Imec and Cadence Tape Out Industry’s First 3nm Test Chip
54. Samsung планирует начать массовое производство по 3-нм техпроцессу в 2021 году (рус.). 3DNews — Daily Digital Digest. Дата обращения 10 апреля 2020.
55. Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 (англ.). Tom’s Hardware (11 January 2019). Дата обращения 18 января 2019.

Масштабирование finFET

В вопросе масштабирования чипов производители годами шли по одной и той же схеме, с идентичными типами транзисторов. В 2011 году Intel перешла на finFET на 22 нм, а затем на 16 нм/14 нм.
В finFET управление током осуществляется размещением вентилей на всех трёх сторонах плавника. У finFET бывает от 2 до 4 плавников. У каждого – своя определённая ширина, высота и форма.

У finFET первого поколения от Intel на 22 нм шаг плавника составлял 60 нм, а высота – 34 нм. Затем, на 14 нм шаг и высота были одинаковыми, 42 нм.

Intel сделала плавники выше и тоньше, чтобы масштабировать finFET. «Масштабирование finFET уменьшает поперечные размеры устройства, увеличивая плотность по площади, а увеличение высоты плавника улучшает быстродействие», — написала у себя в блоге Нерисса Дрэгер, директор по связи с университетами в компании Lam Research.

На техпроцессах 10 нм/7 нм изготовители чипов пошли по тому же пути масштабирования finFET. В 2020 году TSMC начала производство первых finFET на 7 нм, за ней последовала Samsung. Intel в прошлом году после нескольких задержек начала производство на 10 нм.

В 2020 году конкуренция фабрик увеличится. Samsung и TSMC подготавливают 5 нм и различные полуцелые техпроцессы. Ведутся исследования касательно 3 нм.

Все процессы стоят дорого. Стоимость проектирования чипа на 3 нм составляет $650 млн – сравните это с $436,3 млн для устройства на 5 нм и $222,3 млн для устройства на 7 нм. Это стоимость такой разработки, после которой через год технология уже уходит в производство.

По сравнению с 7 нм, finFET на 5 нм от Samsung дадут 25% увеличение логической площади, и 20% уменьшение потребления энергии или 10% увеличение скорости.

Для сравнения, finFET на 5 мм от TSMC предлагает «скорость на 15% больше при том же энергопотреблении или уменьшение энергопотребления на 30% при той же скорости, с увеличением логической плотности в 1,84 раза», — сказал Джоффри Йеп, главный директор по передовым технологиям в TSMC.

В техпроцессах на 7 нм и 5 нм производители чипов провели серьёзные изменения. Для изготовления критически важных функций в чипах, две компании перешли от традиционной литографии на 193 нм к экстремальной ультрафиолетовой литографии (EUV). EUV использует длины волн в 13,5 нм, что упрощает процесс.

Но EUV не решает всех проблем масштабирования чипов. «Решение этих задач требует множества технологий, не ограничивающихся масштабированием, включая использование новых материалов, новых типов встроенной энергонезависимой памяти и архитектур передовой логики, новых подходов к травлению, инноваций в производстве корпусов и дизайна чиплетов», — сказала Реджина Фрид, управляющий технологический директор в Applied Materials.

Тем временем, за кулисами Samsung и TSMC подготавливают свои варианты техпроцессов на 3 нм. В прошлом производители чипов шли по одному пути, но сегодня их пути расходятся.

«3 нм бывает в различных вариантах, таких, как finFET и GAA, — сказал Вон. – Это даёт возможность клиентам выбирать различные сочетания стоимости, плотности, энергопотребления и скорости, так, чтобы удовлетворить свои запросы».

Samsung обещает представить нанолистовую FET на 3 нм. TSMC тоже работает над ними, но планирует продлить использование finFET на следующее поколение. «У TSMC будет finFET на 3 нм в третьем квартале 2021 года, — сказал Джонс. – GAA от TSMC появятся в 2022-2023 годах».

Вот тут клиенты фабрик должны взвесить все за и против, касающиеся стоимости и технических компромиссов. Расширение finFET – безопасный путь. «Многие клиенты считают TSMC наименее рискованным производителем», — сказал Джонс.

Тем не менее, GAA обеспечивает некоторое увеличение быстродействия. «У GAA на 3 нм меньше пороговое напряжение, и потенциально на 15-20% меньше энергопотребление, по сравнению с finFET на 3 нм, — сказал Джонс. – Однако разница в быстродействии будет на уровне 8%, поскольку MOL и BEOL одинаковые».

Backend-of-the-line (BEOL) и MOL – узкие места в передовых чипах. Проблема MOL заключается в сопротивлении контактов.

BEOL – это этап производства, на котором происходит подсоединение проводков. Из-за их постепенного уменьшения возникают задержки, связанные с ёмкостным сопротивлением. В finFET и GAA используются разные транзисторы, но схемы их соединения в техпроцессе 3 нм, скорее всего, будут почти одинаковыми. Задержки, связанные с ёмкостным сопротивлением, будут вредить обоим типам транзисторов.

Есть и другие проблем. finFET исчерпают свои возможности, когда ширина плавника достигнет 5 нм. finFET на техпроцессах 5 нм/3 нм уже упираются в этот предел.

Кроме того, finFET на 3 нм могут состоять из одного плавника, по сравнению с двумя или большим числом плавников в других техпроцессах. «Чтобы продлить работу finFET на 3 нм, нам понадобятся особые технологии, увеличивающие мощность единственного плавника и уменьшающие паразитные явления», — сказал Наото Хоригучи, директор по КМОП в Imec.

Один из способов продлить работу finFET на 3 нм – перейти на германий для p-канала. finFET на 3 нм с каналами высокой пропускной способности помогут увеличить скорость работы чипов, однако столкнутся с определёнными проблемами с интеграцией.

Литература[ | ]

• Готра З. Ю.
  Справочник по технологии микроэлектронных устройств. — Львов: Каменяр, 1986. — 287 с.
• Бер А. Ю., Минскер Ф. Е.
  Сборка полупроводниковых приборов и интегральных микросхем. — М: «Высшая школа», 1986. — 279 с.
• Пирс К., Адамс А., Кац Л.
  Технология СБИС. В 2-х кн. — М: Мир, 1986. — 404 с.
• Ханке Х. И., Фабиан Х.
  Технология производства радиоэлектронной аппаратуры. — М: Энергия, 1980. — 463 с.

Обувь и аксессуары в новой коллекции весна-лето 2020

Базовый цвет для обуви нового сезона – коричневый. Все тона будут возвращать в 70-е года прошлого столетия. Мягкая натуральная кожа и замша нейтральных тонов наделена особым винтажным видом. Особенный ретро-эффект достигается фасоном того времени: низкий каблук, угловатые формы, вычурная фурнитура.

Аксессуары – завершающий штрих любого образа. Это особый инструмент, при помощи которого можно придать наряду элегантности и изыска. В новой коллекции представлены как базовая, так и оригинальная бижутерия, уникальные ремни и сумки, которые подчеркнут каждый образ весны-лета 2020.